<pre id="lq0nf"><label id="lq0nf"></label></pre>
<td id="lq0nf"><strike id="lq0nf"></strike></td>
  • <object id="lq0nf"><meter id="lq0nf"></meter></object>
    <object id="lq0nf"><nav id="lq0nf"><noframes id="lq0nf">
  • <pre id="lq0nf"><label id="lq0nf"></label></pre>
    1. 侵权投诉

      基于PCIE(mcap)的部分可重构实现方案

      电子设计 ? 2021-01-03 09:20 ? 次阅读

      本博文主要是对基于PCIE(mcap)的部分可重构实现的步骤做一个简单的演示,如有错误之处,欢迎批评指正。值得说明的是,基于PCIE的部分可重构需在ultrascale系列及ultrascale+芯片才能实现,具体哪些系列能实现哪种配置方式如下图所示:

      o4YBAF9uJsSADE5RAAFmTD1i1do111.png

      图1

      本质上来说,无论是JTAG还是ICAP或者MCAP以及其它FPGA的配置方式,目的都是配置FPGA的逻辑。MCAP是通过PCIE来实现对FPGA的烧写,最终结果和使用JTAG进行FPGA烧写没有区别,而使用PCIE对FPGA烧写有更好的灵活性,在某些需求场合是必不可缺的,譬如在数据加速的部署,FPGA加速板卡是位于服务器端,在服务上线之后修改FPGA业务逻辑的话如果使用JTAG烧写,一方面操作十分不便,可行性极低,另一方面,重新烧写FPGA会导致原FPGA的PCIE设备从服务器中删除,需要重新启动服务器枚举设备(目前本人没有找到可以进入系统后重新枚举设备的方法),对于已经上线的服务器,在每次切换FPGA业务逻辑后重启服务器是无法接受的,因此,使用PCIE对FPGA的部分重配置就十分必要,部分重配置能够在保持FPGA静态逻辑(PCIE部分和其他非业务逻辑)正常工作的情况下动态修改某个区域的逻辑(业务逻辑)。使用这种技术能够不重启服务器情况下快速切换业务逻辑。

      本文的实现基于Xilinx的VCU1525加速板卡实现,VCU1525的FPGA是一颗ultrascale+的VU9P,由上图可以知道UltraScale+系列的FPGA支持MCAP配置模式。下面由一个简单的例程实现MCAP部分重配置。

      1.新建一个空白工程。

      o4YBAF9uJsaAT3qxAAEIahP0tvk791.png

      图2

      2.因为使用MCAP的配置方式,而MCAP集成于PCIE硬核中,因此需要例化一个PCIE相关的IP,这里使用XDMA进行本次例程(裸PCIE硬核也可以),该例程没有XDMA进行数据DMA搬运的相关内容,仅仅是借用XDMA中的MCAP功能,本人目前也有一个比较痛苦的地方,就是XDMA的上位机驱动怎么和MCAP的驱动整合在一起,不懂上位机驱动开发表示很迷茫,有大佬懂这个可以探讨下。

      3.在Board选项中(在建立工程时选择Xilinx官方板卡才有这个选项)选择如下。

      pIYBAF9uJseAWkrKAACwWZmMLXU305.png

      图3

      4.在Basic选项中,把图中红色框中的Mode设置成Advanced。

      pIYBAF9uJsmAJfrsAAEHcKEsmbc366.png

      图4

      5.在Basic选项中,在最底部的Tandem Configuration or Partial Reconfiguration中选择PR over PCIE。

      o4YBAF9uJsuAeXFVAAED12L25Fo564.png

      图5

      6.在Pcie ID选项的Device ID中设置成8011(因为Xilinx提供的驱动支持8011,8038,506F)

      pIYBAF9uJsyADitNAADp_pK0xfE244.png

      图6

      7.其它按照默认选项,生成该IP。

      pIYBAF9uJs6AKeWaAACQPZzfmtk607.png

      图7

      8.考虑到测试和实现的方便,使用XDMA的Example Design来修改例程,在XDMA综合完成之后(记得选择OOC),打开该IP的Example Design,在该工程上面做修改。

      o4YBAF9uJs-Ad90sAACHcewbYo8071.png

      图8

      9.Example Design如下图。

      o4YBAF9uJtGAP0lPAAEX9FDHH8o425.png

      图9

      10.首先我们先修改XDC文件和工程顶层,主要是LED的管脚和电平约束。在这个例子中,我们将要实现使用两个可重构???,一个??橛糜诳刂芕CU1525的LED灯亮,一个??橛糜诳刂芕CU1525的LED灯灭,用这个简单的例子来说明PR的实现步骤。

      11.修改工程中的时钟生成IP,此步骤不是必要,主要是指定输入时钟管脚,如果不是官方板子,在XDC里面约束即可。

      pIYBAF9uJtKAI2D-AAA6agzhgkM642.png

      图10

      12.新建两个???,分别是LED_RM_0和LED_RM_1。其中LED_RM_0用于控制LED灭,LED_RM_1用于控制LED亮。两个??榈穆呒芗虻?,只是做演示作用。代码逻辑如下。

      pIYBAF9uJtOAegZLAAAUfYudRF0028.png

      图11

      13.在工程顶层例化其中一个RM???。

      o4YBAF9uJtSAJX3JAABZFo0qvpQ903.png

      图12

      14.完成上述步骤之后,选择Tools->Enable Partial Reconfiguration...选项,将工程转换成支持PR类型的工程,在后续弹出的方框中选择Convert。

      pIYBAF9uJtaAK-zeAAGnqGdlWto916.png

      图13

      15.此时工程已经转换完成,对比转换之前,在Flow Navigator的PROJECT MANAGER会多出Partial Reconfiguration Wizard选项。

      o4YBAF9uJtiARhkeAAHXfHmWZEI331.png

      图14

      16.设置我们要进行部分重构的逻辑,即LED_RM_x???,如下图所示,右键LED_RM_0,选择Create Partition Definition...

      o4YBAF9uJtqADs_JAAJLfvq1YPM045.png

      图15

      17.在弹出的窗口中指定一个分区的名字,这里设置为LED_RM,点击OK。

      pIYBAF9uJtyACGCEAABr514vhIw718.png

      图16

      18.完成上一步之后,LED_RM_0??楸涑闪艘桓龌粕睦庑伪曛?,如下图所示。

      o4YBAF9uJt2ABxcAAABDX9vSgG4805.png

      图17

      19.打开Partial Reconfiguration wizard

      pIYBAF9uJt-AOUEBAAENY1caBLY838.png

      图18

      20.在Edit Reconfiguration Modules界面中,点击“+”符号,把LED_RM_1添加进来,表明有两个重配置???,添加完成后如下图所示,属于LED_RM分区定义列表里面有LED_RM_0和LED_RM_1两个重配置???。

      o4YBAF9uJuCALcBDAACuSoPOiGs491.png

      图19

      21.在Editing Configurations界面中,选择automatically create configurations,并修改Configuration Name,如下图所示。

      pIYBAF9uJuGAOFjkAACwvEzVmTs034.png

      图20

      22.在Edit Configuration Runs界面中,选择automatically create configurations。

      o4YBAF9uJuOAJncQAADab9KkXMo510.png

      图21

      23.最后,点击Finish,部分重配置的向导设置完成,然后点击Run Synthesis综合设计。

      pIYBAF9uJuWABGFKAAKUBpw9QmY674.png

      图22

      24.综合完成之后打开综合设计。

      o4YBAF9uJueAB1mxAABLkjIWfhM374.png

      图23

      25.在Floorplanning界面,右键LED_RM_0,选择Floorplanning->Draw Pblock,给RM??榛种嘏渲玫那?。

      o4YBAF9uJumATQ2SAAFLFf2Cq_0987.png

      图24

      26.在分配完重配置区域之后,保存相应的约束到xdc文件中,然后做DRC检查,检查分配的区域是否符合要求。

      pIYBAF9uJuqALTEaAAF6SVPdn3o389.png

      图25

      27.DRC检查没有问题之后,点击Generate Bitstream.

      o4YBAF9uJuyADICoAABjhWgIfy4644.png

      图26

      28.至此,部分重配置的工程就生成完毕,在生成出来的文件里面,在工程目录下会有两个imp的文件夹,里面会分别有静态逻辑和各自的重配置逻辑,我们将静态逻辑先烧写进去FPGA,之后就可以通过PCIE配置动态逻辑,关于MCAP的驱动的上位机,在Xilinx_Answer_64761__UltraScale_Devices这份文档中有详细的说明。

      pIYBAF9uJu2Afuy7AAEOH-Oh-Lo341.png

      图27

      pIYBAF9uJvCAcYuhAAMhJGSXpUA661.png

      图28

      编辑:hfy

      收藏 人收藏
      分享:

      评论

      相关推荐

      AndesBoardFarm提供SoC工程师透过远程在线FPGA开发板探索RISC-V处理器

      晶心科技于今日宣布推出「AndesBoardFarm」,一个可以提供SoC设计人员从自己的计算机远程....
      发表于 10-21 17:26 ? 138次 阅读
      AndesBoardFarm提供SoC工程师透过远程在线FPGA开发板探索RISC-V处理器

      基于FPGA的百变逻辑设计

      FPGA方案 随着一款产品在研发阶段的日渐成熟,实现的功能也日趋复杂化和多样化,对产品功能实现重定义....
      的头像 润欣科技Fortune 发表于 10-21 15:11 ? 78次 阅读
      基于FPGA的百变逻辑设计

      一文快速带你理解RTL与LUT之间的关系

      Quartus II EDA工具进行综合 布局布线后,点击“Chip Planner”,Chip P....
      的头像 OpenFPGA 发表于 10-21 14:35 ? 109次 阅读
      一文快速带你理解RTL与LUT之间的关系

      嵌入式开发中常用的几种通信接口总结

      关注、星标公众号,直达精彩内容在嵌入式系统中,板上通信接口是指用于将各种集成电路与其他外围设备交互连....
      发表于 10-21 11:21 ? 5次 阅读
      嵌入式开发中常用的几种通信接口总结

      如何对JTAG进行烧写

      如何对JTAG进行烧写? swd的烧写方法是什么? 怎样去设计一种SWD的电路呢? ...
      发表于 10-21 08:55 ? 0次 阅读

      FPGA与DSP有何关系

      FPGA是什么?有何功能? ARM是什么?有何功能? DSP是什么?有何功能?FPGA与DSP有何关系? ...
      发表于 10-21 07:17 ? 0次 阅读

      自适应比特率( ABR )缩放和高密度转码的挑战与解决方案

      凭借对内容分发网络所面临挑战的深刻理解,赛灵思推出了一款能够出色应对上述挑战的解决方案——赛灵思 U....
      发表于 10-20 16:53 ? 452次 阅读
      自适应比特率( ABR )缩放和高密度转码的挑战与解决方案

      嵌入式AI需要什么样的解决方案

      ADAS 和自动驾驶、智慧城市、智慧医疗和工业视觉应用,是嵌入式 AI 应用的典型场景,也是赛灵思 ....
      发表于 10-20 16:49 ? 393次 阅读
      嵌入式AI需要什么样的解决方案

      自适应计算在机器人领域的应用:如何借助ROS 2实现基于FPGA的软件定义硬件

      “一石激起千层浪”, Kria 的出现,在其所面向的广泛的边缘应用领域引起积极的反响,而机器人应用就....
      发表于 10-20 16:36 ? 237次 阅读

      嵌入式软件开发工程师与FPGA开发工程师

      我是一名初入职场的萌新,工作不久从嵌入式软件工程师转到了FPGA工程师,这篇文章简单讲讲两者的区别。....
      发表于 10-20 13:21 ? 4次 阅读
      嵌入式软件开发工程师与FPGA开发工程师

      虹科时间敏感网络评估套件加速评估TSN网络功能

      时间敏感网络(TSN)允许合并OT和IT世界,并确保确定性以太网网络中所有设备的互操作性和标准化。这....
      的头像 广州虹科电子科技有限公司 发表于 10-20 09:21 ? 501次 阅读

      有关FPGA的基本知识都总结在这里

      FPGA是什么? FPGA的工作原理是什么? FPGA的优缺点分别有哪些? FPGA有哪些应用领域? ...
      发表于 10-20 07:00 ? 0次 阅读

      什么是步进电机,它是怎么控制的?

      什么是步进电机,它是怎么控制的? 步进电机的种类有哪些? 怎么实现步进电机的正转反转? ...
      发表于 10-20 06:18 ? 0次 阅读

      Aupera视频分析面向关键基础设施应用

      今天,视频分析广泛正应用于人们的日常生活。从帮助智能楼宇提升安全性、在智慧城市中检测拥堵与犯罪,到配....
      的头像 Xilinx赛灵思官微 发表于 10-19 10:38 ? 216次 阅读

      高端云台摄像机VX600NF将超高清摄像机技术推上新高峰

      在高端会议市场,广播、录播、远程教育、远程医疗和视频会议等应用场景的要求可谓苛刻:高清晰度摄像机、无....
      的头像 Xilinx赛灵思官微 发表于 10-19 10:36 ? 186次 阅读

      LUT的实现原理是什么?

      LUT是什么意思? LUT的实现原理是什么?
      发表于 10-19 10:16 ? 0次 阅读

      怎样去设计一种基于FPGA的实时图像边缘检测系统

      FPGA是如何实现图像的边缘检测的? 怎样去设计一种基于FPGA的实时图像边缘检测系统? ...
      发表于 10-19 10:10 ? 0次 阅读

      人工智能被提升到国家级的战略高度

      当前,以新一代人工智能为代表的科技和产业革命正在孕育兴起。 作为数字经济转型升级的推动力和新一轮科技....
      的头像 英特尔FPGA 发表于 10-19 10:01 ? 518次 阅读

      赛灵思全新Test Drive试用体验

      赛灵思应用商店提供一个强大的平台,其可使用一个简单易用的安全数字版权管理 (DRM) 基础架构来发布....
      的头像 XILINX开发者社区 发表于 10-19 09:41 ? 138次 阅读

      如何采用现场可编辑门阵列FPGA来实现对直流电机的控制?

      如何采用现场可编辑门阵列FPGA来实现对直流电机的控制? ...
      发表于 10-19 09:08 ? 0次 阅读

      应对一致性测试特定挑战,需要可靠的PCIe 5.0 发射机验证

      PCIe (PCI Express) 扩展总线现在正迁移到最新标准化的 PCIe 5.0,也称为 P....
      发表于 10-18 14:22 ? 1351次 阅读
      应对一致性测试特定挑战,需要可靠的PCIe 5.0 发射机验证

      数字信号处理的FPGA实现.第3版英文

      数字信号处理的FPGA实现.第3版英文
      发表于 10-18 10:55 ? 18次 阅读

      FPGA在IoT中有着哪些应用呢

      FPGA在IoT中有着哪些应用呢?
      发表于 10-18 06:15 ? 0次 阅读

      Virtex-6FPGA的eMMC控制器设计资料

      介绍了eMMC 芯片的技术特点、工作原理,以及控制器的设计方案。该设计基于Xilinx公司的Virt....
      发表于 10-15 18:00 ? 13次 阅读

      有没有熟悉FPGA/电路设计项目的接画板&答疑?

      科研相关,目前电路主要是MOJO V3开发板+面包板搭起来的,需要画板优化线路,个人没有相关经验,想找一个熟悉电路设计的朋友...
      发表于 10-15 11:34 ? 288次 阅读

      FPGA 一个简单的FDCE??関ivado实现后的功能不符合预期

      我自己做了一个小???,来实现检测输入信号的上升沿的功能。VCS和vivado synthesis post timing仿真运行都符合预期,但是生成...
      发表于 10-14 11:23 ? 410次 阅读

      基于python的用于构建仿真及测试用例的lib库cocotb

      ?? ????对于从事ASIC行业及FPGA行业的小伙伴来说,仿真是一件必不可少的事情?;蛐碛腥耸茄?...
      的头像 OpenFPGA 发表于 10-13 17:01 ? 1398次 阅读
      基于python的用于构建仿真及测试用例的lib库cocotb

      Ethernity Networks发布5G路由设备新产品

      UEP-60是针对网络边缘基础设施的解决方案。它专为5G网络设计,用于具有集成第1层绑定、前传网关、....
      发表于 10-13 15:41 ? 1530次 阅读
      Ethernity Networks发布5G路由设备新产品

      赛灵思FPGA的用武之地

      借助加速图形数据库提高患者疗效 医疗服务提供商收集的数据量正在不断增长,并正在颠覆当前的数据分析方法....
      的头像 Xilinx赛灵思官微 发表于 10-13 14:39 ? 196次 阅读

      嵌入式FPGA开始在AI领域崭露头角

      近期,嵌入式FPGA开始在AI领域崭露头角。所谓嵌入式FPGA (Embedded FPGA),是指....
      的头像 SSDFans 发表于 10-13 10:16 ? 407次 阅读

      Digi-Key Electronics宣布通过Digi-Key市场平台与QuickLogic Corporation建立全球合作伙伴关系

      Digi-Key日前宣布与 QuickLogic? Corporation 达成全球合作伙伴关系,通....
      发表于 10-13 10:06 ? 2469次 阅读
      Digi-Key Electronics宣布通过Digi-Key市场平台与QuickLogic Corporation建立全球合作伙伴关系

      使用FPGA学数电不再需要安装软件了

      使用FPGA学数电不再需要安装软件, 真的么? 当然是真的,听我细细道来。。。。 数字电路是一门非常....
      的头像 电子森林 发表于 10-13 10:05 ? 209次 阅读

      Xilinx Adapt 技术大会中国站,来了!

      2021 年 11 月 16 日至 12 月 14 日,Xilinx Adapt – 中国站即将于线....
      发表于 10-13 09:11 ? 710次 阅读
      Xilinx Adapt 技术大会中国站,来了!

      童年修复系列-SNES芯片组介绍及FPGA实现

      超级任天堂1990年11月21日在日本开始发售,北美于1991年8月13日发售,欧洲于1992年4月....
      的头像 OpenFPGA 发表于 10-12 14:43 ? 275次 阅读
      童年修复系列-SNES芯片组介绍及FPGA实现

      国产FPGA GW1NSR的片上资源和特性

      ?? 本文介绍国产FPGA GW1NSR的片上资源和特性,从官网能获取资料的途径,完成这一步可以使读....
      的头像 高云半导体 发表于 10-12 14:17 ? 1239次 阅读
      国产FPGA GW1NSR的片上资源和特性

      全球最大市场 是时候出现好的国产存储了

      电子发烧友网报道(文/黄山明)从去年第三季度开始,半导体产业连濒临供应链断裂与缺货的问题,需求持续增....
      的头像 电子发烧友网 发表于 10-12 10:04 ? 1627次 阅读

      赛灵思2021自适应计算挑战赛问题汇总

      赛灵思2021自适应计算挑战赛自9月7日正式开赛以来,收到了来自全球各地区的FPGA软硬件开发者们的....
      的头像 XILINX开发者社区 发表于 10-11 17:08 ? 212次 阅读

      优秀的 Verilog/FPGA开源项目介绍(一)

      优秀的 Verilog/FPGA开源项目介绍(一)-PCIe通信 今天开始会陆续介绍一些优秀的开源项....
      的头像 OpenFPGA 发表于 10-11 15:31 ? 317次 阅读
      优秀的 Verilog/FPGA开源项目介绍(一)

      简述FPGA时钟约束时钟余量超差解决方法

      在设计FPGA项目的时候,对时钟进行约束,但是因为算法或者硬件的原因,都使得时钟约束出现超差现象,接....
      的头像 FPGA设计论坛 发表于 10-11 14:52 ? 210次 阅读
      简述FPGA时钟约束时钟余量超差解决方法

      fpga用的是什么编程语言 Verilog HDL应用最为广泛

      FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。
      的头像 西西 发表于 10-11 11:25 ? 303次 阅读

      fpga和单片机的区别是什么

      FPGA是由存放在片内RAM中的程序来设置其工作状态的。
      的头像 西西 发表于 10-11 11:07 ? 1592次 阅读

      FPGA的约束、时序分析的概念详解

      A 时序约束的概念和基本策略 时序约束主要包括周期约束(FFS到FFS,即触发器到触发器)和偏移约束....
      的头像 FPGA之家 发表于 10-11 10:23 ? 341次 阅读
      FPGA的约束、时序分析的概念详解

      硬盘PCIe 5.0时代即将来临

      电子发烧友网报道(文/吴子鹏)2019年年初,PCI-SIG组织对外发布PCIe 5.0 0.9版规....
      的头像 电子发烧友网 发表于 10-09 16:46 ? 1774次 阅读

      剖析verilog2005的骚操作之对数函数

      小技巧分享: verilog下取对数其实可用$clog2这个系统函数,和自己找代码里面写入funct....
      的头像 玩儿转FPGA 发表于 10-09 15:29 ? 258次 阅读
      剖析verilog2005的骚操作之对数函数

      国内FPGA市场谁最有机会在未来独领风骚

      “话说天下大势,分久必合,合久必分?!闭饩浠霸谏桃凳谐∫餐视?。在一个产业的发展过程中,随着产业的....
      的头像 电子发烧友网 发表于 10-09 09:34 ? 1751次 阅读

      LMK04821芯片项目代码详解

      大侠好,阿Q来也,今天是第二次和各位见面,请各位大侠多多关照。今天给各位大侠带来一篇项目开发经验分享....
      的头像 FPGA技术江湖 发表于 10-08 17:51 ? 318次 阅读
      LMK04821芯片项目代码详解

      支持jesd204b协议高速DAC芯片AD9144配置

      背景 AD9144是一款支持jesd204b协议高速DAC芯片。AD9144-FMC-EBZ是基于A....
      的头像 OpenFPGA 发表于 10-08 17:40 ? 283次 阅读

      Intel FPGA系列产品详解

      概述自从Altera被Intel收购后,似乎放弃了整个中国市场,Altera市场占有率被其他FPGA....
      的头像 FPGA技术江湖 发表于 10-08 14:35 ? 1955次 阅读
      Intel FPGA系列产品详解

      AnDAPT推出面向Xilinx Artix和Kintex FPGA/SoC设备的电源解决方案

      AnDAPT采用集成、灵活和可编程AmP电源管理IC来支持为Xilinx Kintex和Artix ....
      发表于 10-08 10:21 ? 1050次 阅读
      AnDAPT推出面向Xilinx Artix和Kintex FPGA/SoC设备的电源解决方案

      群雄逐鹿FPGA国内市场,谁将会脱颖而出?

      全球的FPGA市场这些年来,经过几次大型收购,全球FPGA市场格局已变,几乎不见大型的独立FPGA企....
      的头像 荷叶塘 发表于 10-06 08:04 ? 2734次 阅读
      群雄逐鹿FPGA国内市场,谁将会脱颖而出?

      新时达(STEP)公司选择莱迪思FPGA 实现其最新的伺服电机产品系列

      莱迪思半导体今日宣布上海新时达电器股份有限公司(STEP)选择莱迪思低功耗FPGA器件为其最新的伺服....
      发表于 09-30 15:48 ? 936次 阅读

      FPGA时序约束的概念和基本策略

      A 时序约束的概念和基本策略 时序约束主要包括周期约束(FFS到FFS,即触发器到触发器)和偏移约束....
      的头像 FPGA设计论坛 发表于 09-30 15:17 ? 399次 阅读

      Intel FPGA系列产品介绍

      概述 自从Altera被Intel收购后,似乎放弃了整个中国市场,Altera市场占有率被其他FPG....
      的头像 OpenFPGA 发表于 09-30 14:55 ? 471次 阅读
      Intel FPGA系列产品介绍

      大规模ASIC或FPGA设计中异步FIFO设计阐述

      一、概述 在大规模ASIC或FPGA设计中,多时钟系统往往是不可避免的,这样就产生了不同时钟域数据传....
      的头像 FPGA之家 发表于 09-30 09:57 ? 227次 阅读
      大规模ASIC或FPGA设计中异步FIFO设计阐述

      5G技术引爆储存需求 群联推出客制化PCIe 5.0 SSD控制芯片方案

      群联董事长潘健成表示,群联在2019年推出全球首款PCIe Gen4 SSD控制芯片E16,成功打响....
      发表于 09-29 16:13 ? 1475次 阅读
      5G技术引爆储存需求 群联推出客制化PCIe 5.0 SSD控制芯片方案

      复旦微电子加入第98届中国电子展,引领科技自立自强!

      复旦微电子集团现已形成安全与识别、智能电表、非挥发存储器、智能电器、可编程器件 FPGA 、互联网创....
      的头像 西西 发表于 09-29 16:05 ? 3603次 阅读
      复旦微电子加入第98届中国电子展,引领科技自立自强!

      DSP的电源和时钟设计

      DSP的电源和时钟设计(安徽理士电源技术有限公司招工电话)-电子设计工程 2015年3月 基于FPG....
      发表于 09-29 12:40 ? 42次 阅读
      DSP的电源和时钟设计

      SN65LVCP114 14.2Gbps 四通道多路复用器、线性转接驱动器,具有信号调节板

      信息转发驱动器的系统中使用进行了优化。此器件在背板和有源线缆应用应用中对通道损失进行线性补偿.SN65LVCP114线性再驱动器的架构设计与使用判决反馈均衡器(DFE)技术来实现数字均衡的ASIC或者现场可编程门阵列(FPGA)产品一起高效工作.SN65LVCP114复用器,线性再驱动器保持所接收到数据的完整性(结构)以优化DFE和系统性能.SN65LVCP114在提供一个低功率复用器 - 解复用器,线性再驱动器解决方案的同时扩展了DFE的有效性。 可通过GPIO或我 2 C接口来配置SN65LVCP114。供应一个步距为0.8mm,12mm x 12mm x 1mm的PBGA封装。 SN65LVCP114有3个端口;每个端口都是四路.SN65LVCP114的开关逻辑电路的每个通路可实现一个2:1 MUX,一个1:2 DEMUX,和独立通路开关。此接收均衡可为每个端口进行独立编程.SN65LVCP114在所有3个端口上支持本地环回。 特性 四路2:1多路复用器和1:2多路信号分离器 高达14.2Gbps串行数据速率的多速率运行 线性接收器均衡增加了判决反馈均衡器系统级上的容限 带宽:18GHz,典型值 每路P /N对反转 端口或者单路开关 低功率:每通道150mW,典型值 所...
      发表于 10-16 10:08 ? 134次 阅读
      SN65LVCP114 14.2Gbps 四通道多路复用器、线性转接驱动器,具有信号调节板

      HD3SS3412A 4 通道高性能差动开关

      HD3SS3412A器件是一款高速无源开关,能够切换四条差分通道,包括在电脑或服务器应用中从一个源分别到两个目标位置的两条完整PCI Express x1通道等应用。具有双向功能的HD3SS3412A还支持一个目标设备与两个源设备相连,例如两个平台共享一个外设.HD3SS3412A具有单个控制线(SEL引脚),可用于控制端口A与端口B或端口C间的信号路径。 HD3SS3412A采用行业标准的42引脚WQFN封装,采用多家供应商通用的尺寸。该器件需要在0°C至70oC的完全温度范围内由电压为3.3V的单电源供电运行。 HD3SS3412A是通用的4通道高速多路复用器/多路信号分离器开关类型,可用于电路板上两虽然HD3SS3412A专为PCI Express Gen III应用而设计,但也支持其它多种差模电压...
      发表于 10-16 10:08 ? 222次 阅读
      HD3SS3412A 4 通道高性能差动开关

      XIO2213B 1 个 PCIe 至 1394b OHCI 主机控制器

      The TI XIO2213B is a PCIe to PCI translation bridge, where the PCI bus interface is internally connected to a 1394b open host controller/link-layer controller with a 3-port 1394b PHY. The PCIe to PCI translation bridge is fully compatible with the PCI Express to PCI/PCI-X Bridge Specification, Revision 1.0. Also, the bridge supports the standard PCI-to-PCI bridge programming model. The 1394b OHCI controller function is fully compatible with IEEE Std 1394b and the latest 1394 Open Host Controller Interface (OHCI) Specification. The XIO2213B simultaneously supports up to four posted write transactions, four nonposted transactions, and four completion transactions pending in each direction at any time. Each posted write data queue and completion data queue can store up to 8K bytes of data. The nonposted data queues can store up to 128 bytes of data. The PCIe interface supports a ×1 link operating at full...
      发表于 10-16 10:08 ? 403次 阅读
      XIO2213B 1 个 PCIe 至 1394b OHCI 主机控制器

      DS80PCI810 DS80PCI810 具有均衡器的低功耗 8 Gbps 8 通道线性中继器

      DS80PCI810是一款超低功耗高性能中继器/转接驱动器,专用于支持高速接口速率高达8Gbps的八个通道,例如PCIe 1代,2代和3代。接收器的连续时间线性均衡器(CTLE)后接一个线性输出驱动器,可在4GHz(8Gbps)时提供2.7dB至9.5dB的可编程高频增强功能。接收器能够打开一个因码间干扰(ISI)(由电路板迹线或铜质同轴电缆等互连介质引起)而完全关闭的输入眼型状态??杀喑痰木饽芄豢稍诨チǖ滥诘氖堤宀季址矫媸迪肿畲笙薅鹊牧榛钚圆⑻岣咄ǖ赖淖芴逍阅?。 当在PCIe应用中运行时,DS80PCI810保留发射信号特性,从而使得主机控制器和端点能够协商发射均衡器系数。这个链路协商协议的透明管理有助于实现系统级互用性并最大限度缩短延迟。 可通过引脚控制,软件(SMBus或I2C)来轻松应用相关可编程设置,或者通过外部EEPROM直接加载设置。在EEPROM模式下,配置信息在加电时自动加载,这样就免除了对于外部微控制器或软件驱动程序的需要。 特性 每通道70mW(典型值)的低功耗,可选择关闭不使用的通道 支持无缝链路协商 高级可配置信号调节I /O 4GHz时,接收高达约10dB的连续时间线性均衡器(CTLE) 线...
      发表于 10-16 10:08 ? 220次 阅读
      DS80PCI810 DS80PCI810 具有均衡器的低功耗 8 Gbps 8 通道线性中继器

      SN75LVCP412A 双通道 SATA 3Gbps 转接驱动器

      SN75LVCP412A是一款双通道,单通道SATA转接驱动器和信号调理器,支持高达3.0 Gbps的数据速率,符合SATA规范2.6版。 SN75LVCP412A采用3.3 V单电源供电。集成100- 具有自偏置的线路终端使该器件适用于交流耦合。输入包含一个OOB检测器,可自动关闭差分输出,同时保持稳定的输出共模电压,符合SATA链路。该器件还可根据SATA规范处理SSC传输。 SN75LVCP412A可处理输入和输出的互连损耗。内置发射机预加重功能能够在较高频率下施加0 dB或2.5 dB的相对放大,以应对预期的互连损耗。在接收端,器件采用7 dB的固定均衡来提升1.5 GHz附近的输入频率。总的来说,器件的输入均衡和输出预加重功能可以在扩展电缆和背板通路上完全恢复SATA信号完整性。 该器件具有热插拔功能(1)在 hot - 插入时防止设备损坏,例如异步信号插拔/拔出,无动力插拔/拔出,电源插拔/意外插拔/移除。 特性 支持SATA 1.5 Gbps和3.0 Gbps数据速率 SATA热插拔功能 支持具有快速开启的OOB信号的共模偏置 通道可选输出预加重 7dB固定接收器均衡 集成终端 < li>自动低功耗模式下低功率...
      发表于 10-16 10:08 ? 147次 阅读
      SN75LVCP412A 双通道 SATA 3Gbps 转接驱动器

      DS80PCI102 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 1 线路 PCI Express 中继器

      DS80PCI102是一款低功耗,1通道中继器,具有4级输入均衡功能,以及输出去加重驱动器,可增强PCI的覆盖范围 - 在板对板或电缆互连中快速串行链路。该器件非常适合x1 PCI-Express配置,可自动检测并适应Gen-1,Gen-2和Gen-3数据速率,便于系统升级。 DS80PCI102提供可编程发送功能强调(高达12 dB),发送VOD(高达1300 mVp-p)和接收均衡(高达36 dB),以便在有损铜缆(10米或更长)或背板(40英寸或40英寸)中实现更长距离传输更多)有多个连接器。接收器可以打开由于互连介质引入的符号间干扰(ISI)而完全关闭的输入眼。 可通过引脚或软件轻松应用可编程设置(SMBus /I 2 C),或者可以通过外部EEPROM加载。在EEPROM模式下工作时,配置信息会在上电时自动加载,无需外部微处理器或软件驱动程序。 特性 全面的家庭,经过验证的系统互操作性 DS80PCI102: x1 PCIe Gen-1,Gen-2和Gen-3 DS80PCI402:x4 PCIe Gen-1,Gen-2和Gen-3 DS80PCI800:x8 /x16 PCIe Gen-1,Gen-2和Gen-3 自动速率检测和适应Gen-1,Gen-2和Gen-3速度 对Gen-3发送FIR的无缝支持握...
      发表于 10-16 10:08 ? 222次 阅读
      DS80PCI102 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 1 线路 PCI Express 中继器

      XIO1100 x1 PCI Express PHY

      XIO1100是PCI Express。符合PCI Express基本规范修订版1.1的PHY,通过使用PCI Express的PHY接口中描述的接口的修改版本将PCI Express媒体访问层(MAC)连接到PCI Express串行链路。英特尔公司的架构(也称为PIPE接口)。 PIPE接口的这一修改版本在本数据手册中称为TI-PIPE接口。 TI-PIPE接口是引脚可配置的接口,可配置为16位或一个8位接口。 16位TI-PIPE接口是一个125 MHz 16位并行接口,带有一个16位输出总线(RXDATA),由RXCLK输出提供时钟时钟和16位输入总线(TXDATA),由TXCLK输入时钟提供时钟。两条总线均使用单数据速率(SDR)时钟进行时钟控制,其中数据转换位于相关时钟的上升沿。 8位TI-PIPE接口是250 MHz 8位并行接口采用由RXCLK输出时钟提供时钟的8位输出总线(RXDATA)和由TXCLK输入时钟提供时钟的8位输入总线(TXDATA)。两条总线都使用双倍数据速率(DDR)时钟进行计时,其中数据转换在时钟的上升沿和下降沿。 XIO1100 PHY接口为2.5 Gbps PCI Express串行链路,带有发送差分对(TXP和TXN)和接收差...
      发表于 10-16 10:08 ? 299次 阅读
      XIO1100 x1 PCI Express PHY

      XIO2001 PCI Express? (PCIe) 转 PCI 总线转换桥接器

      XIO2001是一款单功能PCI Express到PCI转换桥,完全符合 PCI Express到PCI /PCI-X桥接规范,修订版1.0。对于下游流量,桥接器同时支持最多八个过帐和四个非过帐交易。对于上游流量,同时支持最多六个发布和四个非发布事务。 PCI Express接口完全符合 PCI Express Base Specification ,Revision 2.0。< /p> PCI Express接口支持在每个方向同时以250 MB /s的完整数据包吞吐量运行的×1链路。此外,该桥还支持高级错误报告,包括 PCI Express Base Specification 中定义的扩展CRC(ECRC)。需要补充固件或软件才能完全使用这两种功能。 特性 全×1 PCI Express?吞吐量 完全符合 PCI Express至PCI /PCI-X < br>网桥规范,修订版1.0 完全符合 PCI Express Base规范,修订版2.0 完全符合 PCI本地总线规范,修订版2.3 PCI Express高级错误报告功能包括ECRC支持 支持D1,D2,D3 热和D3 冷 当PCI Express上的数据包活动处于空闲状态时,使用活动状态链路电源管理可以节省电力L0和L1状态 唤醒事件和信标支持 包含PCI Express数据的错误转发中毒和PCI总线奇...
      发表于 10-16 10:08 ? 710次 阅读
      XIO2001 PCI Express? (PCIe) 转 PCI 总线转换桥接器

      DS64BR401 具有均衡和去加重功能的四路双向性中继器

      DS64BR401是一款四通道双向信号调理中继器,适用于6.0 /3.0 /1.5 Gbps SATA /SAS和其他具有数据速率的高速总线应用高达6.4 Gbps。该器件在其8个通道中的每个通道上执行接收均衡和发送去加重,以补偿通道损耗,从而实现系统内物理放置的最大灵活性。接收器的连续时间线性均衡器(CTLE)在3 GHz时提供高达+33 dB的提升,并且能够打开由于互连介质引起的符号间干扰(ISI)而完全关闭的输入眼。该发送器具有可编程输出去加重驱动器,允许从600 mVp-p到1200 mVp-p中选择幅度电压电平,以适应多种应用场景。这款低功耗差分信号(LPDS)输出驱动器是一种高功效实现,可保持与AC耦合CML接收器的兼容性??赏ü派柚没騍MBus接口应用可编程设置。 为了实现从SAS /SATA 3.0 Gbps到6.0 Gbps数据速率的无缝升级而不影响物理覆盖范围,DS64BR401会自动检测传入数据速率并选择最佳去加重脉冲宽度。该器件检测SAS /SATA规范的带外(OOB)空闲和有效信号,并以最小的信号失真通过。 典型功耗为200 mW /lane(100 mW) DS64BR401是6.4 Gbps,控制关闭未使用的通道,是德州仪器PowerWise系列节能设备的一部分。...
      发表于 10-16 10:08 ? 278次 阅读
      DS64BR401 具有均衡和去加重功能的四路双向性中继器

      DS50PCI401 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 线路 PCI Express 中继器

      DS50PCI401是一款低功耗,4通道双向缓冲器/均衡器,专为PCI Express Gen1和Gen2应用而设计。该器件执行接收均衡和发送去加重,允许系统内物理放置的最大灵活性。接收器能够打开由于互连介质引起的符号间干扰(ISI)而完全闭合的输入眼。 用户可以根据DS50PCI401到PCI Express端点的距离设置发送器去加重等级。 DS50PCI401包含PCI Express特定功能,如发送空闲,RX检测和信标信号通过。 器件将根据RXDETA /B输入检测的状态改变其输入引脚的负载阻抗。包括内部速率检测电路以检测输入数据流是否处于Gen2数据速率,并相应地调整对其输出的去加重。该设备提供的信号调节允许系统从Gen1数据速率升级到Gen2,而不会降低其物理范围。 FR4应用(如背板)以及电缆互连都是如此。 特性 输入和输出信号调节增加了背板和电缆中的PCIe范围 0.09 UI在5Gbps后残留确定性抖动42 “FR4(带输入均衡器)” 0.11 PCIe电缆(带输入均衡器)后5Gbps剩余确定性抖动的UI 0.09 UI残余确定性抖动,5Gbps,28 “FR4(带输出DE) 0.13 UI 5Gbps剩余确定性抖动,7m PCIe电缆(带输出DE) 可调发送VO...
      发表于 10-16 10:08 ? 136次 阅读
      DS50PCI401 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 线路 PCI Express 中继器

      DS50PCI402 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 线路 PCI Express 中继器

      DS50PCI402是一款低功耗,4通道双向缓冲器/均衡器,专为PCI Express Gen1和Gen2应用而设计。该器件执行接收均衡和发送去加重,允许系统内物理放置的最大灵活性。接收器能够打开由于互连介质引起的符号间干扰(ISI)而完全闭合的输入眼。 用户可以根据DS50PCI402到PCI Express端点的距离设置发送器去加重级别。 DS50PCI402包含PCI Express特定功能,如发送空闲,RX检测和信标信号通过。 该器件提供自动接收检测电路,用于控制输入终端阻抗。通过将输出上看到的当前负载阻抗自动反映回相应的输入,DS50PCI402对PCIe根复合体和端点都完全透明。包括内部速率检测电路以检测输入数据流是否处于Gen2数据速率,并相应地调整对其输出的去加重。该设备提供的信号调节允许系统从Gen1数据速率升级到Gen2,而不会降低其物理范围。 FR4应用(如背板)以及电缆互连都是如此。 特性 输入和输出信号调节增加了背板和电缆中的PCIe范围 0.09 UI在5Gbps后残留确定性抖动42 “FR4(带输入均衡器)” 0.11 PCIe电缆(带输入均衡器)后5Gbps剩余确定性抖动的UI 0.09 UI残余确定性抖动,5Gbps,28 “FR4(...
      发表于 10-16 10:08 ? 203次 阅读
      DS50PCI402 具有均衡和去加重功能的 2.5 Gbps / 5.0 Gbps 4 线路 PCI Express 中继器

      SN75LVCP600 1.5 / 3.0 / 6.0Gbps 单通道 SATA 转接驱动器

      SN75LVCP600是一款多功能单通道SATA Express信号调理器,支持高达6 Gbps的数据速率。该器件支持SATA Gen1,2和3规格以及PCIe 1.0,2.0和3.0。 SN75LVCP600采用3.3V单电源供电,具有100Ω线路终端,具有自偏置功能,使该器件适用于交流耦合。输入包含一个带外(OOB)检测器,当输入差分电压低于阈值时,该检测器自动对输出进行输出,同时保持非常稳定的共模电压。该器件还设计用于处理每个SATA标准的扩频时钟(SSC)传输。 SN75LVCP600通过可选择的均衡设置处理其输入端的互连损耗,可对其进行编程以匹配通道中的损耗。对于3 Gbps及更低的数据速率,SN75LVCP600均衡信号,最大可达50英寸FR4板材。对于8 Gbps的数据速率,该器件可补偿高达40 in的FR4材料。均衡电平由信号控制引脚EQ的设置控制。 可以在发送侧选择两个去加重电平,在输出端提供0 dB或1.2 dB的额外高频损耗补偿。 该设备具有热插拔功能(1)可防止设备 hot 插入设备,例如异步信号插头和拔出,无动力插拔,电源插拔,或意外插拔。 (1)需要在差分输入和输出端使用交流耦合电容。 特性 SATA Express支持 可选择的均衡和去加...
      发表于 10-16 10:08 ? 228次 阅读
      SN75LVCP600 1.5 / 3.0 / 6.0Gbps 单通道 SATA 转接驱动器

      DS80PCI402 具有均衡化和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 4 通道 PCI Express 中继器

      DS80PCI402是一款低功耗,4通道中继器,具有4级输入均衡功能,以及输出去加重驱动器,可增强PCI的覆盖范围 - 在板对板或电缆互连中快速串行链路。该器件非常适合x4(或更低)PCI-Express配置,并可自动检测并适应Gen-1,Gen-2和Gen-3数据速率,以便于系统升级。 DS80PCI402提供可编程发送去加重(最高12 dB),发送VOD(最高1300 mVp-p)和接收均衡(最高36 dB),以便在有损铜缆(10米或更长)或背板中实现更长距离传输(40英寸或更大)带有多个连接器。接收器可以打开由于互连介质引入的符号间干扰(ISI)而完全关闭的输入眼。 可通过引脚或软件轻松应用可编程设置(SMBus /I 2 C),或者可以通过外部EEPROM加载。在EEPROM模式下工作时,配置信息会在上电时自动加载,无需外部微处理器或软件驱动程序。 特性 全面的系列,经过验证的系统互操作性 DS80PCI102:x1 PCIe Gen-1,Gen-2和Gen -3 DS80PCI402 :x4 PCIe Gen-1,Gen-2和Gen-3 DS80PCI800:x8 /x16 PCIe Gen-1,Gen-2和Gen-3 自动速率检测和适应Gen-1,Gen-2和Gen-3速度 无缝支持Gen-3发送FIR...
      发表于 10-16 10:08 ? 310次 阅读
      DS80PCI402 具有均衡化和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 4 通道 PCI Express 中继器

      XIO3130 集成 PCI Express? (PCIe) 1:3 4 端口 4 通道分组交换机

      德州仪器XIO3130交换机是PCI Express×1 3端口扇出交换机。 XIO3130提供单个×1上行端口,同时支持每个方向的完整250 MB /s数据包吞吐量。提供三个可独立配置的×1下游端口,同时支持每个方向的完整250 MB /s数据包吞吐量。 实现直通架构,以减少与通过PCI传输的数据包相关的延迟快递面料。一旦在进入入口端口的分组的报头内解码地址或路由信息,该分组就被引导到出口端口以进行转发。在出口数据包传输开始后检测到数据包错误的情况下,支持使用EDB成帧信号的数据包中毒。 下游端口可配置为支持PCI热插拔插槽实现。在这种情况下,系统设计人员可能决定使用集成的PCI热插拔兼容控制器。此功能可通过PCI Express功能结构下的经典PCI配置空间获得。启用后,下游端口提供PCI热插拔标准机制,以应用和断开插槽或插槽的电源。 电源管理功能包括活动状态电源管理,PME机制,信标/唤醒协议,和所有传统的PCI D状态。启用ASPM时,每个链路在空闲时使用L0和L1状态自动节省功耗。支持PME消息以及PME_Turn_Off /PME_TO_Ack协议。 启用时,上游端口支持信标传输以及 WAKE 端带有信号以通过PCI热插拔事件唤醒...
      发表于 10-16 10:08 ? 352次 阅读
      XIO3130 集成 PCI Express? (PCIe) 1:3 4 端口 4 通道分组交换机

      DS64BR111 Ultra Low Power 10.3 Gbps 2-Channel Repeaters with Input Equalization and Output De-Emphasis

      DS64BR111是一款极低功耗,高性能的双通道中继器,适用于数据速率高达6.4 Gbps的串行链路。 DS64BR111引脚配置为一个双向通道(一个发送,一个接收通道)。 DS64BR111具有强大的4级连续时间线性均衡器(CTLE),可提供高达+25 dB的增强在3.2 GHz时打开一个输入眼,由于互连介质(如FR-4背板或AWG-30电缆)引起的符号间干扰(ISI)而完全关闭。该发送器具有可编程输出去加重驱动器,最高可达-12 dB,允许从700 mVp-p到1200 mVp-p中选择幅度电压电平,以适应多种应用场景。 可通过引脚设置,SMBus(I2C)协议或外部EEPROM应用可编程设置。在EEPROM模式下工作时,配置信息会在上电时自动加载 - 这样就不需要外部微处理器或软件驱动程序。 作为TI PowerWise系列节能设备的一部分,DS64BR111仅消耗功率65 mW /通道(典型值),允许选项关闭未使用的通道。这种超低功耗消除了对外部散热器的需求,简化了有源电缆应用中的热管理。 特性 双通道中继器,最高6.4 Gbps DS64BR111:1x双向通道 低功耗65mW /通道(典型值),可选择关闭未使用的通道 高级信号调理功能 接收均衡,最高+25 dB 发送去...
      发表于 10-16 10:08 ? 392次 阅读
      DS64BR111 Ultra Low Power 10.3 Gbps 2-Channel Repeaters with Input Equalization and Output De-Emphasis

      PCI2050B PCI 至 PCI 桥接器

      德州仪器PCI2050B PCI-to-PCI桥接器提供两条外围组件互连(PCI)总线之间的高性能连接路径,工作在最大总线频率为66兆赫。事务发生在一个主设备和另一个PCI总线上的目标之间,PCI2050B网桥允许桥接事务在两个总线上同时发生。网桥支持突发模式传输以最大化数据吞吐量,并且通过网桥的两条总线流量路径独立运行。 PCI2050B网桥符合 PCI本地总线规范,并且通过创建分层总线,可以用来克服每个PCI总线10个设备和每个扩展槽一个PCI设备的电气负载限制。 PCI2050B为多达9个辅助总线主控制器提供双层内部仲裁,并可通过外部总线仲裁器实现。 CompactPCI?热插拔扩展PCI功能使PCI2050B桥接器成为多功能的理想解决方案紧凑型PCI卡,并使单功能卡适应热插拔合规性。 PCI2050B桥接器符合 PCI-to-PCI桥接规范(修订版1.1)。 PCI2050B桥接器符合 PCI总线电源管理接口规范(修订版1.1)。 PCI2050B桥接器旨在引领行业节能和数据吞吐量。先进的CMOS工艺可在低至66 MHz的PCI时钟速率下实现低系统功耗。 特性 两条32位,66 MHz PCI总线 3.3 V核心逻辑,兼容通用PCI接口>具有3...
      发表于 10-16 10:08 ? 553次 阅读
      PCI2050B PCI 至 PCI 桥接器

      SN65LVPE504 四通道(半双工 x4 线路)PCI Express Gen II 转接驱动器/均衡器

      SN65LVPE504是一款四通道半通道PCIe转接驱动器和信号调理器,支持高达5.0Gbps的数据速率。该器件符合PCIe规范修订版2.1,支持电气空闲和电源管理模式。 可编程均衡器,去加重和幅度摆幅 SN65LVPE504是旨在最大限度地减少信号衰减效应,如串扰和符号间干扰(ISI),限制两个设备之间的互连距离。每个通道的输入级提供可选的均衡设置,可对其进行编程以匹配通道中的损耗。差分输出提供可选择的去加重,以补偿PCIe信号将经历的预期失真。所有4个通道的均衡和去加重电平均由信号控制引脚EQ,DE和OS的设置控制。 有关EQ,DE和OS设置的详细信息,请参见表1. < /DIV> 特性 4个相同的通道PCIe均衡器/转接驱动器 支持PCIe第一代(2.5Gbps)和第二代(5.0) Gbps)速度 可选均衡,去加重和输出摆幅 每通道接收检测(通道检测) 可选接收器电气空闲阈值控制 低工作功耗模式 支持三种低功耗模式,使功耗降低80% 卓越的抖动和损耗补偿能够在FR4上使用50英寸4密耳SL 小尺寸打印 - 42针9×3.5 TQFN封装 高抗ESD瞬态?;? HBM:6,000 V CDM:1,000 V MM:200 V 应用程序 PC MB,...
      发表于 10-16 10:08 ? 325次 阅读
      SN65LVPE504 四通道(半双工 x4 线路)PCI Express Gen II 转接驱动器/均衡器

      PCI2060 采用紧凑便于热插拔 PCI 的异步 32 位 66MHz 9 主 PCI 至 PCI 桥接器

      德州仪器PCI2060是一款32位异步PCI-to-PCI桥接器,完全符合 PCI本地总线规范< /em>,Revision 2.3和 PCI-to-PCI Bridge Specification ,Revision 1.1。 PCI2060桥接器可使主要和次要总线时钟完全异步,并支持高达66 MHz的PCI时钟频率。 PCI2060桥接架构可配置用于 PCI总线电源接口规范。它可以配置为支持1.0版或1.1版。通过使用1.8 V核心逻辑以及兼容3.3 V和5 V PCI信令环境的通用PCI接口,可实现节能。 PCI2060桥接器允许主要和次要总线同时运行。它为每个方向提供独立的读写缓冲区,并利用流水线架构进行突发数据传输。 PCI2060桥接器可以克服每个PCI总线10个设备和每个扩展一个PCI设备的电气负载限制通过创建分层总线插槽。添加到系统的每个PCI2060桥都会创建一个新的PCI总线。 PCI2060桥接器为多达9个辅助总线主控制器提供双层内部仲裁,并可通过外部仲裁器实现。 PCI2060桥接器提供符合的CompactPCI热插拔支持PICMG CompactPCI热插拔规范,修订版1.0。 特性 完全支持 PCI本地总线规范,修订版2.3 完全支持 PCI -to-PCI桥规范,修订版1.1 完全支持高级...
      发表于 10-16 10:08 ? 1028次 阅读
      PCI2060 采用紧凑便于热插拔 PCI 的异步 32 位 66MHz 9 主 PCI 至 PCI 桥接器

      PCI2250 32 位 33MHz PCI 至 PCI 桥接器压缩 PCI 热插拔 4 主控方

      德州仪器PCI2250 PCI-to-PCI桥接器在两个外围组件互连(PCI)总线之间提供高性能连接路径。事务发生在一条PCI总线上的主机和另一条PCI总线上的目标之间,PCI2250允许桥接事务在两条总线上同时发生。网桥支持突发模式传输以最大化数据吞吐量,并且通过网桥的两条总线流量路径独立运行。 PCI2250桥接器符合PCI本地总线规范,可用于通过创建分层总线来克服每个PCI总线10个设备和每个扩展槽一个PCI设备的电气负载限制。 PCI2250为多达四个辅助总线主控制器提供双层内部仲裁,并可通过外部辅助PCI总线仲裁器实现。 PCI2250提供紧凑型PCI(CPCI)热插拔扩展功能,使其成为多功能紧凑型PCI卡的理想解决方案,并使单功能卡适应热插拔合规性。 PCI2250桥接器符合PCI-to-PCI桥接规范。它可以配置为主接口上的正解码或减法解码,并提供几个额外的解码选项,使其成为定制PCI应用的理想桥接。包括两个扩展窗口,PCI2250提供串行和并行端口地址的解码。 PCI2250符合PCI电源管理接口规范修订版1.0和1.1。此外,PCI2250还为低功耗移动和对接应用提供PCI CLKRUN桥接支持。 PCI2250旨...
      发表于 10-16 10:08 ? 329次 阅读
      PCI2250 32 位 33MHz PCI 至 PCI 桥接器压缩 PCI 热插拔 4 主控方

      DS80PCI800 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 8 通道 PCI Express 中继器

      DS80PCI800是一款低功耗,8通道中继器,具有4级输入均衡功能,以及输出去加重驱动器,可增强PCI的覆盖范围 - 在板对板或电缆互连中快速串行链路。该器件非常适用于更高密度的x8和x16 PCI-Express配置,并可自动检测并适应Gen-1,Gen-2和Gen-3数据速率,以便于系统升级。 DS80PCI800提供可编程发送去加重(高达12 dB),发送VOD(高达1300 mVp-p)和接收均衡(高达36 dB),以便在有损铜缆(10米或更长)或背板中实现更长距离传输( 40英寸或更大)带有多个连接器。接收器可以打开由于互连介质引入的符号间干扰(ISI)而完全关闭的输入眼。 可通过引脚或软件轻松应用可编程设置(SMBus /I 2 C),或者可以通过外部EEPROM加载。在EEPROM模式下工作时,配置信息会在上电时自动加载,无需外部微处理器或软件驱动程序。 特性 全面的系列,经过验证的系统互操作性 DS80PCI102:x1 PCIe Gen-1,Gen-2和Gen -3 DS80PCI402:x4 PCIe Gen-1,Gen-2和Gen-3 DS80PCI800 :x8 /x16 PCIe Gen-1,Gen-2和Gen-3 自动速率检测和适应Gen-1/2/3速度 无缝支持Gen-3发送FIR握...
      发表于 10-16 10:08 ? 489次 阅读
      DS80PCI800 具有均衡和去加重功能的 2.5 Gbps/5.0 Gbps/8.0 Gbps 8 通道 PCI Express 中继器
      亚洲色欧美图另类综合_亚洲 自拍 色综合图区av网站_亚洲人成伊人成综合网 苏尼特左旗| 长武县| 张北县| 海淀区| 体育| 凌云县| 靖宇县| 施甸县| 定兴县| 婺源县| 勐海县| 沧源| 兴隆县| 三江| 绥江县| 民权县| 湖州市| 新巴尔虎右旗| 靖西县| 龙陵县| 阿克陶县| 通城县| 杂多县| 葫芦岛市| 衡水市| 武宁县| 眉山市| 武隆县| 宜君县| 连山| 凌海市| 桐柏县| 大同市| 铜陵市| 徐闻县| 开阳县| 梓潼县| 石景山区| 河西区| 贵阳市| 鄂伦春自治旗| http://444 http://444 http://444 http://444 http://444 http://444