<pre id="lq0nf"><label id="lq0nf"></label></pre>
<td id="lq0nf"><strike id="lq0nf"></strike></td>
  • <object id="lq0nf"><meter id="lq0nf"></meter></object>
    <object id="lq0nf"><nav id="lq0nf"><noframes id="lq0nf">
  • <pre id="lq0nf"><label id="lq0nf"></label></pre>
    1. 采用可配置逻辑单元(CLC)实现无毛刺设计的详细中文资料概述

      资料大?。?/em> 1.63 MB

      所需积分: 0

      下载次数:

      用户评论: 0条评论,查看

      上传日期: 2018-06-15

      上 传 者: 发烧友他上传的所有资料

      资料介绍

      标签:设计电路(3)CLC(10)锁存器(77)PIC(293)

        数字电路设计人员经常面临的挑战之一是要消除所设计电路的毛刺信号。为此,通常需要确保数据锁存期间具有足够的建立时间以及保持时间。

        “毛刺”是不能在整个时钟周期内都保持有效的信号。带毛刺的信号如果馈送至多个锁存器的时钟线,部分锁存器可能无法更新。这无疑是设计人员要避免的情况。

        还应当注意传播延时会随温度而变化,因此,开发期间未产生毛刺的设计电路在其他情况下仍有可能产生毛刺。

        Microchip的外设集增加了可配置逻辑单元(Configurable Logic Cell,CLC),使最终用户能够从根本上“设计”可与 PIC® 单片机接口的简单外设。CLC 外设能将信号驱动至 PIC 器件,但可能引起中断和计数器递增,因此有必要提供一些指导意见,以通过该外设实现稳定的设计。

        本示例采用了 PIC16F1509,并且使用了 4 个可用 CLC ??橹械?3 个。第 4 个 CLC ??橛糜诮诓?FOSC 连接至 RC4 引脚,以便通过逻辑分析器来查看该信号。其他 CLC 内部信号 (XOR 输出和锁存器输出)则连接至外部引脚,以便能更直观地了解应用的工作原理。

        如下框图(图 1)所示,RC3 引脚上为异步输入信号, CLC 输出馈送至逻辑分析器。CLC3 信号为无毛刺时钟信号,馈入至 NCO1CLK 焊盘。

      采用可配置逻辑单元(CLC)实现无毛刺设计的详细中文资料概述

      用户评论

      查看全部 条评论

      发表评论请先 , 还没有账号?免费注册。

      发表评论

      用户评论
      技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
      上传电子资料
      亚洲色欧美图另类综合_亚洲 自拍 色综合图区av网站_亚洲人成伊人成综合网 城口县| 吐鲁番市| 漾濞| 阳高县| 吴旗县| 永宁县| 吴忠市| 门头沟区| 沿河| 安丘市| 潞西市| 常德市| 喀喇沁旗| 兴义市| 碌曲县| 岱山县| 京山县| 星座| 微博| 曲阜市| 牡丹江市| 绥滨县| 佛学| 靖江市| 拉孜县| 蓬莱市| 瑞安市| 六枝特区| 铜陵市| 衡东县| 武强县| 南康市| 洪江市| 武胜县| 策勒县| 安岳县| 乌兰察布市| 曲阜市| 武川县| 尖扎县| 田林县| http://444 http://444 http://444 http://444 http://444 http://444